Forum studentów IV roku EiT Politechniki Śląskiej

L3oN

A da się ją poprawić bez większych konsekwencji?

sulej

A te pytania co my mamy to jest jakaś oficjalna lista pytań na teorie czy to jest jakaś kompilacja tych pytań co już kiedyś padła, a profesor sobie i tak na bierząco pytania wymyśla ?

I jeszcze jedno jest kilka pytań o PDCz Mam to w tej kserówce ale na wykładach chyba tego nie było nie byłem na wszystkich tak że nie jestem pewny , czy te pytania obowiązują czy był ten materiał przerobiony w tym roku ?

GREY

Nie ma oficjalnej listy pytan. Lista, ktora mamy to kompilacja pytan z poprzednich egzaminow.

PDCz byly na dwoch ostatnich wykladach w poprzednim semestrze.

sulej

Mógłby ktoś obeznany wyjaśnić jak sie tworzy tą charakterystyke wyjściową bramki OC w zależności od podpiętej rezystancji , ona ma kształt zbliżony do bramki z wyjściem totem-pol ?

rudolf

zaix · Dołączył: 24 Lut 2008 Posty: 238 Przeczytał: 0 tematów

Łapcie, tyle znalazlem w mądrej książce:

[link widoczny dla zalogowanych]

GREY

Powyzsze skany pochodza z ksiazki "Uklady scalone TTL w systemach cyfrowych" (strony 113-116) J. Pieńkos i J. Turczyński.

zaix · Dołączył: 24 Lut 2008 Posty: 238 Przeczytał: 0 tematów

oczywiście;)

sulej

Zaprojektować licznik asynchroniczny mod7 skracając prace licznika mod 8 używając wejścia set

w takim wypadku należy zdekodować stan N-1 czyli 6 ... ale licznik mod 7 przechodzi przez 7 stanów ,czy liczy do 7 ?

bo jeśli przechodzi przez N stanów to dekodujemy stan 5 ? na ściądze jest błąd czy ja źle kombinuje ?

Tajok

Andrzej, ja to widze tak... Modulo 7 przechodzi przez 7 stanów. To co jest na ściądze ma wykorzystywać set przerzutników. Nand wykrywa nadchodzący zegar i 011 na wyjściach (od tyłu 110 czyli ostatni stan 6). Bramka ustawia na moment stan 111 by zaraz opóźniony zegar wyzerował przerzutniki.
Czyli w rzeczywistości stan 111 wystąpi ale będzie bardzo krótki.

Wi4n

Licznik Modulo N z tego co pamiętam nie ma liczyć od 0 do N-1 tylko przechodzić przez N stanów. Czyli generalnie wyciąć możemy dowolny stan, w tym przypadku przykładowo 000. 3 wejściowa suma z wyjść przerzutników podana na wejście SET (zakładając ustawianie przerzutnika poziomem niskim jak zazwyczaj) w przypadku wystąpienia 000 po kilkunastu/kilkudziesięciu ns ustawi 100. Jeśli układ jest taktowany znaaacznie wolniej takie rozwiązanie by przeszło chyba.